Vishay发布采用PowerPAIR封

　　下一代器件的最大RDS(ON)降低57%，提高了转换效率

　　宾夕法尼亚、MALVERN — 2014 年 2 月7 日 — 日前，Vishay Intertechnology, Inc.（NYSE 股市代号：VSH）宣布，发布采用PowerPAIR mm x mm封装，使用TrenchFET Gen IV技术的新款 0V非对称双片TrenchFET 功率MOSFET---SiZ 40DT。Vishay Siliconix SiZ 40DT把高边和低边MOSFET组合在一个小尺寸封装里，导通电阻比前一代同样封装尺寸的器件低57%，功率密度高25%，效率高5%，可节省空间，并简化高效同步降压转换器的设计。

　　SiZ 40DT的TrenchFET Gen IV技术使用了非常高密度的设计，能够降低导通电阻，而不会大幅增加栅极电荷，从而使传导损耗最小，并减少在更高功率输出情况下的总功率损耗。因此，SiZ 40DT的低边通道2的MOSFET在10V和4.5V栅极驱动下的导通电阻只有5.1mΩ和7.0mΩ。高边通道1的MOSFET在10V和4.5V下的导通电阻为9.5mΩ和1 .7mΩ。

　　今天发布的器件适用于“云计算”基础设施、服务器、电信设备和各种客户端电子设备，以及移动计算中的同步降压。预计用到这款器件的DC/DC模块包括服务器、计算机、笔记本电脑、图形卡、游戏机、存储阵列、电信设备、DC/DC砖式电源和POL中的系统辅助电源。SiZ 40DT还可以用在给FPGA供电的DC/DC转换电路中。

　　在这些应用中，器件可以把通道1的MOSFET的栅极电荷保持在5.6nC，通道2的MOSFET的栅极电荷保持在10.1nC。这样，就可以得到较低的导通电阻与栅极电荷乘积，进而降低传导和开关损耗，提高系统的总体效率。导通电阻与栅极电荷乘积是DC/DC转换器中MOSFET的优值系数（FOM）。凭借更高的转换效率，SiZ 40DT在相同输出负载下的发热比前一代器件低 0%，或是在发热相同的情况下提高功率密度。

　　对于10A～15A输出电流和输出电压低于2V的典型DC/DC拓扑，SiZ 40DT的 mm x mm小占位面积比使用分立器件的方案最多可节省77%的PCB空间，比如高边使用PowerPAK MOSFET，低边使用PowerPAK SO-8 MOSFET的方案。由于降低了开关损耗，器件的开关频率可以超过450kHz，允许使用更小的电感器和电容器，在不牺牲性能的前提下达到缩小PCB尺寸的目的。另外，这款MOSFET的性能优于多片并排使用的前一代器件，有可能减少元器件总数，并简化设计。

　　SiZ 40DT进行了100%的Rg和UIS测试，符合JEDEC JS709A的无卤素规定和RoHS指令2011/65/EU。

　　器件规格表：

　　SiZ 40DT现可提供样品，在201 年4季度实现量产，大宗订货的供货周期为十四周到十六周。